	Switching	circuits	and	matrix	device	using same.
--	-----------	----------	-----	--------	--------	-------------

Patent Number:

□ EP0162969

Publication date:

1985-12-04

Inventor(s):

REMMERIE GUIDO PETRUS THEOPHIE

Applicant(s):

BELL TELEPHONE MFG (BE); INT STANDARD ELECTRIC CORP (US)

Requested Patent:

☐ JP61050195

Application Number: EP19840200778 19840530 Priority Number(s):

EP19840200778 19840530

IPC Classification:

G09G3/36

EC Classification:

G09G3/36C6, G09G3/36C12P, G09G3/36C14P

Equivalents:

AU4270385, BE902538

Cited Documents:

EP0078402

Abstract

The invention relates to switching circuits and matrix device using same and having the form of a flat panel comprising a control device and a smectic liquid crystal display including pixels arranged in a coordinate matrix of 400 rows and 720 columns. The control device includes several driver units located along the four sides of the rectangular matrix and serially interconnected along each side so as to constitute bidirectional shift registers for serial control data and information. Each driver unit controls 30 odd or 30 even numbered lines (rows or columns) and is able to apply to these lines for a predetermined duration DC voltages equal to either -150 Volts, -30 Volts, 0 Volt, +30 Volts or +150 Volts in function of these data and information.

Data supplied from the esp@cenet database - I2

		ı

BEST AVAILABLE COPY

⑩日本国特許庁(JP)

① 特許出 20 公 31

昭61-50194 ① 公 開 特 許 公 報 (A)

31/3/15

Dint_Cl.4

識別記号

厅内整理番号

9公開 昭和61年(1986)3月12日

G 09 G 3/20

7436-5C

签去請求 有 発明の数 3 (全22頁)

スイツチング回路およびそれを使用するマトリックス装置 図発明の名称

> 图 昭60-117630 の特

頭 昭60(1985)5月30日 包出

母1984年5月30日母ペルギー(BE)到8420077&3 符先按主張

ベルギー国, ビーー2560 ルムスト, アントワープス・ス グイド・ペトラス・セ 分発 明 者

> オフィール・コンスタ テイーンベーク 42

ント・ルメリー

インターナショナル・ の出 題 人

スタンダード・エレク

ク, パーク・アヴエニユー

トリツク・コーポレイ

ション

外2名 弁理士 鈴江 の代 理 人 武彦

1. 飛翔の名称

、スイッチング回答および

それを使用するマトリックス装置

2. 特許可求の範囲

(1) 季ロマトリックスおよびの運动関係者を具 と し、 並 記 虚 様 マトリックス は 交 差 点 を 決 定 す る 世 以の 交 及 ライン 爪 列 を 質 え 、 前 足 制 関 装 置 は 前 記座様マトリックスの異なった質に沿って配置さ れた視点の促動装置を窺え、前記ライン系列の少 なくとち一つの別々のラインに符合されたライン 出力は子を疑え、前記別別装置はまた前記型助賞 **召に行合され、この思門廷型に入力は月を供給す** る如く 写成された入力 信号及を買えているマトリ ックスな口において、

おこと思わる力はそれぞれのセライン出力はデ の一つを甘し、シフトレクスクを形成するように 後以された役立の乗り回路と、前記入力は身をこ のシフトレジスクをあってシフトさせるシフトは 日手尺とおよびめ2シフトの方向を汎盟する方向 切切手段とを具握していることを特位とするマト リックス装置。

アメリカ合衆国, ニユーヨーク州 10022, ニユーヨー

(2) 前足ライン系列の一つに対する前足入力は 月は前記入力は丹度からコネクタネ子を通って前 記マトリックス装置の周じ顔に供給されているこ とを特徴とする特許は求の範囲第1項記載のマト リックス装置。

(3) 前足ライン系列の少なくとも一つの直接は ほするこつのラインに 居合された 50 足出力 54 テは それぞれ前記座はマトリックス装置の別々の照に おいて接続されていることを特定とする特許以来 の範囲第1項記載のマトリックス簽23。

(4) 前記マトリックス装置は前記匝はマトリッ . クスをは成しているスメクチック改品フラットパ ネル型表示技量および前記表示装置の周囲に記置 されている対応返の弦響を支持するフラットバネ ルであり、前記兵示は置のセルは前記交差点に包 赴していることを特徴とする特許は求の範囲系 1 頂記はのマトリックス変量。

(5) 的记名应约回兹は、的记方内纳四手及によ

1319951- 50105(2)

り はめされるは 4 スイッチング 回路を切え が足が 1 ガムびが 2 の は子 或い は ぎ 3 ガムびが 4 の は子 間に 性が的にはなされることの できる 数 度手段を 打することを特定とする はび 5 米の 範囲 第 1 可足 私のマトリックス 装置。

(6) 前足は月スイッチング回路は、第1岁よび ヨ2の海子互いは第3岁よび第4の海子間に相談 おには合されることのでき、前足第2の海子およ びず4の海子に互いに後続され、は月メモリ目路 を通って相談的に可透状態になるように到別され る2個のゲートの共通 ボテに結合され、その他方 の海子はそれぞれ前起第1岁よび第3の海子に移 合されていることを特徴とする特許は次の範囲第 5項記載のマトリックス管理。

(7) 前記名及動回路によりは成されたシフトレジスクは、現立のは号スイッチング回路の最低後 ほによりは成され、このスイッチング回路は前足第1のよび第2の位子立いは第3のよび第4の位 子間に相称的に結合されることのできる管理手段 を有し、前記は写スイッチング回路はその回路の

されたラインので気的状態を決定する出力信名を可見出力回音が外格することのできるが起ライン出力は子を有している場合わせ手段を知えていることを特定とする特許研究の範囲知ら項是我のマトリックス接着。

(11) 新足組合わせ手段は前記入力は男の他方のものの切切下に前記入力は男の君干のものをラッチするラッチ手段を描えていることを特徴とする時間以及の辺辺が10項記載のマトリックスをは、

第18よび割4の属子が次の回路の第28よび割3の属子にそれぞれ場合された利息ははであることを特定とする特別は次の原因第1項是にのマトリックス報酬。

(3) が記る及動な立は辺辺の対別ボチを取し、 それに対記入力は月がそれに供給され、その中の 少なくとも一つが前記道方向ラインを介して別別 されたインターフェイス回路に結合されが記イン ターフェイス回路は別記方向例以手及によつで到 別されていることを特定とする特許は求の記画が で現空域のマトリックス後載。

(9) 対記り四周子を介して並列に接続された辺 数の駆動装型が少なくとも前記座棋マトリックス の一方の対に位置していることを特定とする特に 顕常の範囲第8項記載のマトリックス装置。

(1.0) 前記論理手段は前記は身メモリ国路に結合され、前記入力信号を前記規動回路に含まれたスイッテング回路を形成している周はな改取の国路の引々のものを例当する複数の要素よりなる複数の符号に変換するように例요され、かつ、結合

- 本等許額求の範囲第10項記載のマトリックス質量。

(13) 第1 および第2 の第子型いは第3 および 第4 の第子間に相補的には合されることのできる スイッチング図数において、

新記 第 2 の 塩子 および 第 4 の 届子は 互 い に 设 氏され、 塩 号 メモリ 回路 を 通っ て 相 ಢ 的 に 幸 道 状 態 に な る よ う に 別 畑 さ れ る 2 嬰 の ゲート の 共 透 端 子 に 結 合 さ れ 、 そ の 也 の 猫 子 は そ れ ぞ れ ず 足 第 1 お よ び 第 3 の 猫 子 に な 合 さ れ て い る こ と を 符 亞 と す る は 号 ス イ ッチ ン グ 回 間 。

(14) 新記回路は、一つの回路がその回路の発 1 および第4の第子を次の回路の第2および第3 のは子にそれぞれ結合されて見以後はを構成して いることを特定とする特許は求の範囲第13項記 はの毎月スイッチング回路。

(15) 可足収決のは35における2日のは子は50 的されたインターフェイス回路を通って再方面ラインには合されていることを特定とする34年37以の見過期14項24の69スイッチング回路。

BEST AVAILABLE COPY

15579261-50105(3)

(16) 可足は切されたラインインクーフェイス回路は耐起用方向ラインと可足できるようにし、たいできるようにし、たいの間のほ子の地方のものと新足両方向ラインとの間のほうを再生し、新足地方の電子と前記とで再受けていることを特定とする新洋減求の範囲第15項にはのほうスイッチング回路。

(17) 各人力 流子における少なくとも3 型の電 圧の中の一つを共通の出力 塩子に選択的に結合す ることのできるスイッチング回答において、

羽1および羽2の入力は子をが足共通の出力は テには合する羽1および羽2の回筒が、少なくと も1個のDMOSスイッチを選を具備し、第3の 入力は子をが足共通の出力は子に結合する1以上 の羽3の回路が逆向き互列に結合された2個のD MOSスイッチを召を具領していることを特徴と するスイッチング回路。

(22) 前足河1および第2の回路が周一であり、前足河3の回路の前足動作手段に第1の相互接接手段を介して結合されているそれらのレベル交換番を聞えており、前足河1および河2の回路の動作手段が第2の相互接及手段を介して前足河3の回路のレベル交換器合されており、前足河3の回路のレベル交換器合されており、前足河3の回路のレベル交換器合されており、前足河3の回路のレベル交換器合されており、前足河3の足河2の足河2の足河2の足河2の足河2の

(23) 可足 D M O S スイッチは 向じ 3 定型の D M O S トランジスタであり、トランジスタ および 近京を明えた の 足動作手段は 前足 近穴を通って 正程 圧の 方向に その 囚 耳のゲート キャパシタンスを 元 電する ことに よつて 前足 4 四 する D M O S トランジスタを ゆっくりとほ 近状 5 に する ことができ、

(18) 明記名回記が名りMOSスイッチは江と 四回してそのりMOSスイッチは江を同众すると さよりもずつと正常に同位することのできる動作 手段を見難していることを特定とする特许国式の 配画用17項記載のは男スイッチング回路。

(19) 新足回路が互いに接続され、入力は名により切別され前足回路の別々のものを切倒する3個の要素を有する多数の可用を発生することのできる強度手段に結合されていることを特別とする特許研究の範囲第17項記録のは号スイッチング回路。

(20) が起回答のそれぞれは、可認為選手段と 可認動作手段との間に結合された疑動装置を開え、 可認動作手段と共に可認符号の要素を可認 D M O S 该型を切如する可知信号に変換するようには思 されているレベルを換算を異知していることを特 強とする特許は果の範囲第 1 8 項記収のスイッチ ング回路。

(21) 可足りMOS装置、可足的作手段、および可足レベル変換目の能効接置を通って流れる電

前記トランジスタのソース・ドレイン路を介してそのゲート電性に負の電圧を供給することにより前記DMOSトランジスタを急速に鬼止することができることを特徴とする特許耳状の疑問新18 8記載のスイッチング回覧。

: 44 :

25.75

(24) が記負の電圧が前足動作手段のそれでは、 のの記負の電圧が対していたののでは、 のの記憶を含まれて、 ののこことで、 とのには、 なるには、 なるに、 なるには、 なる。 なるには、 なるには、 なるには、 なるには、 なる。 なるには、 なる。 なるには、 なる。 な

3. 及明の詳細な説明

iimus G1- 50195 (4)

[尺明のほぼ分野]

【発明の技術的背景】

【発明の目的】 -

そのような独立は、対えば英田特许出風 G B 2 1 2 0 4 4 0 A 月によつてすでに知られている。 起動領型は延辺マトリックスの反対域にあり、それによつてマトリックスライン間の距離の 2 倍であるは接端子間の間知が均られる利点がある。しかしながら、それにおいては反対句にあるラインは異なった関距のために使用されている。

これらの利点は次のような考察から登録することができる。

 この尺切の目的は、上記形式のマトリックスは 望であるが、しかし気気の単位長面当り巨大の様 子立を有し、重少のは立によつて場界電圧に結合 されることのできる周一の更数な異を使用するこ とのできるマトリックス数型を提供することである。

(民間の以具)

この兄弟によれば、この目的は、お記名足りはははかられてれが記ライン出力は子の一つを有し、シフトレジスクを形成するように退扱された辺辺の足功回路と、お足入力は身をこのシフトレジスタを通ってシフトさせるシフト制御手段とおよびお記シフトの方向を封到する方向対御手段とを見むしていることによつて違成される。

この見明の別の特徴は、前記ライン系列の一つに対する前記入力は身が前記入力は身及前記入力は身及からコネクタは子を通り前記マトリックス接近の河じ気に供給されていることにある。

マトリックスの同じ日から供給されるシフトレジスタの使用によつて、これらのシフトレジスタ

四一の駆動残害を使用する代わりには必駆動役 図を使用することが可能である。 以一形式の駆動 残害はずつと切捨な設計を有するけれども、 ほき 対称が存在するために部分的に共通の設計により 利点があつても 2 国の別々のチップよりも安告に 製作され、テストされ、質問されることができる。

Maus 61- 50195 (5)

この見用はまた引しおよび引くのは子型型いは 加るおよび対4のほ子間の切倒された旧社型場合 を可屈にする18月スイッチング回18に関する。

MATERIAL PROPERTY OF THE PROPE

そのようなスイッチング回路は従来知られてお り、一般に2位のな合のそれぞれとして使用され る2回の相談的の例如されたスイッチまたはゲー トにょつて変収される。

この足明の別の目的は、上記形式であるが、斑 1 および知2の何子回或いは知3 および第4の后 子母で伝送されるべき信号を記憶させることがで きて、しかも特に簡単なは成を残したスイッチン グ回路を提供することである。

このR用によれば、この目的は、前記式2の篇 子および乳4の粒子が互いに歴続され、信用メモ リ回路を通って相加的に母遊状態になるように別 **調される2回のゲートの共通場子に結合され、そ** の地方のほ子がそれぞれの記頭1および前3の扇 子に粘合されることによつて違反される。

このようにして、スイッチング回路は上記は月 を記憶し、上記共通電子を有する2周の相談的に 切词されるゲートにより形成されたただ一つの電 子切替え後点の使用、および2回の括台による足 20回ばの共通の使用により非常に問題なね 造であ る.

この見明はさらに各入力は子における少なくと も3日の正圧の中の一つを共通の出力はテに辺沢 的には合することのできるスイッチング回路に切 する.

この発明のさらに別の目的は、このような多点 スィッチシグ入力目話により、これらの入力電子 の一つと共通出力雄子との間の接続を実現し、一 方これらの入力量子に供給された電圧器の発展で、 特に知子間の電圧整点比较的可い、例えば300 ポルトであるときに丑けることである。

この目的は、第18よび第2の入力は子をそれ ぞれ前記共通の出力はテに結合する第1および素 2の回路が、夕なくとも1回のDMOSスイッチ 袋君を具気し、お3の入力君子を前記共通の出力 度子になるする第3の国際が逆向き直列に持ちさ れた 2 旦の D M O S スイッチ装置を具資すること

によつて違反される。

スィッチ弦互としてDMOSトランジスタのソ ース・ドレイン部を使用することは、それらが上 記300 ポルトのような比较的高い選圧に耐えるこ とができるために迅している。しかしながら、そ のようなDMOSトランジスタはそのソース・ド レイン路を分路する設生ダイオードを有している。 もしも、第1の入力は子における電圧が3四の中 で見も高いものであれば、第1の回路のDMOS トランジスタはそのときバイアスされ、そのため その寄生ダイオードは常に処止され、このトラン ジスクの同点または閉及状態に形容はない。その 代わりに、もしも、ヌ2の入力は子における電圧 が3旦の中で見も貝のものであれば、羽2の回路 のDMOSトランジスクもまたパイアスされ、そ のためその奇生ダイオードは耳に凡止され、例え はーつの回匹のDMOSトランジスタのソースが 他の回ばのDMOSトランジスタのドレインと共 に共通出力な子に提続される。

他のこつの口の頃で有する非3の入力はテにお

ける電圧により、そのバイアス方向に関係なく刃 3の回路における対応するDMOSトランジスタ は2日の他の電圧の一つが共通出力拡デに存在す るとき君にその妄生ダイオードを改造状態に置く。 しかし、その奇生ダイオードが建方均可別に造い されている 2 母のDMOSトランジスタ はこの 刃 3の回路に対する問題を解決する。

上述の、およびその他のこの兄弟の目的および 符章は武尉団面を参照にした以下の実殖界のは明 によりさらに明史に遠昇されるであろう。

[足明の実施明]

第1日に示されたマトリックスすなわちフラッ トパネル表示英章FPDは数品表示英語しCDS よびこの表示装置の周囲に記載された例の回路を 買えている。双島表示な正しCDは色で太いほで 示された、それぞれマトリックスの庁および列を 切成している透明ははストライプ ほそそ れぞれ 23 けた2枚のガラス伎の間にサンドウィッチ状にほ まれたスメクチックは品のお扱を具冠している。 2木のそのような豆立な行および列ストライプの

3周時61-50105(6)

只々区はは1四の名の意味がつから13 m それかしており、表示は登は 100行および 720列に足界された288000四のそのような12 m を称している。これはそれぞれ 9列、16行によりそれぞれ決定されたアルファベットや立字の2000字を表示するのに充分である。

The state of the s

の行において行われ、一方クリア効作は窓に一等 に 1 行づつ行われることを尽味している。しかし ながら、その 1 行において特定の母々の込まだけ

がクリアにされるように巫沢される.

放且波形は第2回に示されている。絵斎の放乱 はピーク対ピークで 600ポルトの返帰を有する50 HIの方形はPSCの1サイクルをそれに差劲的 に供給することによって行われる。二つのモード が放乱に使用される。最初のモードによれば、全 パネルが双乱状態にされる。これはそれぞれ1サ イクル中全列ストライプおよび全行ストライプに 位相が反対の方形はCSCおよびRSCを供給す ることによつて行われる。これらの波形は 300ポ ルトのピーク対ピークは氏を有する。さらに詳し く以明すると、点句の半サイクル中+150 ポルト の द 任 (CSC) が 全ての 列ストライプに 供給さ れ、一方-180 ボルトの双圧(RSC)が表示な 草の全ての行ストライブに切ねされる。その結果 生じた及な圧は 100ポルトの広場を育する(PS C)。羽2の半サイクル中全ての列ストライプに しとい何である。すなわち、それは高度のあられ少しべんに近するまではは気を変化させない。このしべんが特定のせんにおいてお頂きれたときその投表は明ねされた周立はによって示された状態を収る。しさい頃の近くでは夏島は11に毎分及い応答を示す。しかしながら、何遠電圧が温だすると応答時間は減少する。

不平衡な規則信用は行または利ストライプの追 動に使用してはならない。何故ならば放高はほに 透明間供給されるDC以分はその特性および存分 に基形容を及ぼすからである。それ改全でのこれ らの規則は形はよく平衡されていなければならな い。すなわち、その正および森の法権および原間 は若しくなければならない。

行中の全ての担条の可以質問を制力するために、まず、この行金はが全ての可思用限を実効的に消去するように放乱状態にされ、その接続しい原理を表示するために選択された性系がクリア(透明)にされ、一方その行の残りの性系はその放乱状態のまま扱る。これは、放乱機能が少なくとも一つ

供給される配圧(CSC)は-150 ボルトに変化し、一方全ての行ストライプに供給される配圧 (RSC)は+150 ボルトに変化する。これは別ストライプに 300ボルトの下向きの電圧ステップを生じ、行ストライプに 300ボルトの上向きの電圧ステップを生じる。したがつて各捨系には 600ボルトの所要の整電圧ステップが得られる。これは全ての捨点を放乱の状態にする。

第2の収息モードによれば、立氏された行だけが正息状態にされる。この場合には、立圧支討しているには全ての列にははされ、一方CSCに対して反対位相である電圧支形RSCは収息されると思いては、RSCと思想に対応に、RSCと思想がでは、RNSCがの行ストラインだけに、RSCがの行ストラインに、RSCがつてこれら見ばに挙げた行の検索に与えられる是当圧PNSCはゼロであり、したがつてそこでは収息は生じない。

クリア双旋は、弱々の絶然を対処しそれによつ て可収可能を表示するために使用される。 このり 作は、あに放乱状気に設定された単一の行の選択

11周端51-50135(ア)

された位名について行われ、 160年ルトのピーク 対ビーク伝統(第3回を列)を行する 1、3 AHI 万形石圧は月PCLの3サイクルのを以の 決治よりなる。並動的電圧の生収について以下は 明する。

もない絵葉

第1の場合に対しては、周じ別において注意は 別ストライプの信号CCちよび「ストライプ」の接 関記圧を与えられる。これはその結果として 差信 号(ピーク対ピーク 60 ボルト)を主じ、それは信 号 CCと同一であり、注意にその以前の式 尽に 管を及ぼすことなく及時間 () ねされることができ る。

第2の場合に対しては、同じ行において追及は 別ストライプの信号CNCあよび行ストライプの 信号STROBEを与えられる。この組合のは ピーク対ピーク 240ポルトを管圧PNCし(取3 図多型)をこれらの22系の両域に生じる。この2 電圧PNCしは長い町ニース上に仅均されること はなく、3行に供給される時間は3サイクル(2 まりむ)以下であるから、これらの追溯の3に生 影響を受けない。

対3の場合には2度は15円においても列においてもクリアにされておうず、は月CNCは列ストライプに供給され、一方行ストライブは12世間以降に

は月STROBEのよびは月CCが住来に気むされるとで、これらのは月はか口され、往れは左動的に所提のクリアは月PCLを切る。したがつて、その投票は3サイクル中にクリアにされる。この四レベルは月PCLは各行及るに一時に1行づつ、3サイクルの料理だけ気段される。

クリア助作において、近点は1日の電圧しきい豆 付性ならびに供給されたは号の証法対応は正立 スマロされなければならない。 冠実に選択された 住気だけに近切にアクセスするために、 それ 電圧 ウリアにされない 色の色素に供給される 放留 に で はならない。 ほ 気について 使 けされなければならない。

これらは、

- 1)アドレスされた検索として同じ列にある絵
 な
- 2) アドレスされた培素として同じ行にあるが、 クリアにされるべきではない培育
 - 3) アドレスされた登祭と同じ列にも同じ行に

ある。これは陰泉の両はにCNCに寄しい逆電圧 を発生し、それはその前の状態に影響を及ぼすことなく捨然に対して長期間は給されることができる。

前足周波数(50Hz および 1.5 kHz)は平均型であることに注意する必要がある。写文、選成感知手段(図示せず)が表示複数に設けられ、波晶の選成の関数として上記周波なを周段する。 典型的にはこれらの周波数は"クリア"および 一数乱"に対してそれぞれ 8.3 乃至50Hz および1 万至2 kHz である。

再び引1回を参照すると、前足切別回路は近立の処別後置FPDRを聞え、それらの名型助気は、PDRはそれぞれ行および列ストライプに混合され、30のストライプを迎動している。各足助兵と下PORは単一チップとしては尽され、その各足が及立は上足は号CSC、CC、CNCまたはRSC、RNSC、STROBEをそれぞれ関係するによができる。これらのは月の正と点の処分にの切りえば、立上

11周時61-50195(8)

がりおよび立下がり時間に可しい時間で生じ、それは30マイクロり以下である。行および外の再ル 時代質が時代されるとき、対応するストライプの 交達点における指定は不透明または透明状態にされ、それは再び状態を変更するように所足される よでそのままである。

列非エネーブル世号 ENCおよび列退択信号SE. してである。別の上落に沿って配置された思動装 取FPDRはこれらの別の下気に沿って必要され た及引装数FPDRと異なったストライプに良味 されているから、追加の在列旗担信号DATAL C および D A T A R C がそれぞれ 2 個の 足動 装置 FPDRの収扱接続に張移される。さらに詳細に 迅速するように、前途の直列列四データ信号と四 同するこの双刃類はは号DATALCおよびDA TARCは表示技器しCDの別ストライプに供給 された前述の信号CSC、CC、CNGを発生す るために使用される。列ストライプに供給される ものと回ばな立列切割データおよび負担は身はま た行ストライプにも低っされる。これらの研算デ ークは身は行クロックは身CLKR、行風は収信 另FREQR、別非エネーブル信号ENRおよび 行退択は月SELRである。列の場合と回ぼに、 追加の直列司程は月DATALRおよびDATA RRが前の在外は対データは月と共に使用され、 ま示ち丑しCDの厅ストライプに 5月 沿される町法 よび前担保身はこれらの以及接及を通ってシフト されることができる。フラットパネル表示なな? PDはさらにそれぞれFPDの2個の集後する対 型に沿って位置している2種のコネクタ海子を弁 するだけであり、辺動装置FPDRは全て商ーで あり、既然するストライプに接続され、これらの ストライプの方向に設けられた出力は子を存して いる。これらの現白で、上記五列のガゴデータが よびははは身は衰示衰量しCDの一才に置って足 置された処数装置 FPDR中を一方向にシフトさ れなければならず、一方、表示を登して口の反対 質に沿って配置された恩動装置FPDR中では気 対方向にシフトされなければならない。 シフトの 方向はシフト方向世界LC、RC、LRおよびR Rにより足功技式FPDRの収録技法中で対別で れ、それらのシフト方向は身は、列の上昇、列の 下側、行の左風および行の右風においてそれぞれ 以決接決の恩助集団FPDRに供給される。列ス トライプに供給された正列列数データは同は別ク ロック信号でしたで、別周波数な男子REOC、

のほ月RSC、RNSCおよびSTRO3Eを足 生させる。

足功装置FPDRは第4回に辞費に示されてい る。それは別四端子D、塩子11~~5 および 01~05 および30の出力男子OUT 1~30を刊 え、10日のインターフェイス回路IC1 ~ 10、ク ロック回路CKC、方向特殊回路RLC、30匁の 資理技法しD 1~30および30型の高い電ご装置出 VD 1~30を有している。24四萬子口途万角周辺 回路RLCを通って内型パスRBおよびLBに指 合され、それは全てのインターフェイス三貫【C 1 ~10の入力DA.DBな<u>ら</u>びに全ての共謀策策 LD 1~30の入がRB/(LB/を別却する。 塩子 1 18 ± U 0 1 1 ± 7 + 7 1 C 18 ± U 1 C 6 5 介してしD 1の位子AI.BOおよびLD30の海 テAO. B | に接続され、ロテオー 2. O 2: 1 3, 0 3: 1 4, 0 4: 1 5, 0 SEE TRE T 1 C 2. 1 C 7: 1 C 3. 1 C 8: 1 C 4. 1 C 9: 1 C 5, 1 C 10を介して内容パス5 B . F B . E B および C K B に 接 以 されている。 パス S B .

BEST AVAILABLE COPY

HM461- 50195 (9)

FB、EBはまた当度は立しの「~30の何じを月を付されたほ子にほねされ、バスCKBはクロック回 MCKCの人力にほほされ、そのクロック四 MCKCの4里の出力は当度は可しり「~30の対応する人力は子に接続されている。当 足を買しり 「~30はそれぞれ3型の出力はデート」「万至ート」を育し、それらの塩子はそれぞれ出力のリーコー30を聞えたHVD「~30の何じ尼男を付された人力な子に接続されている。これらの出力はそれぞれき示弦型しCDの行または別ストライブに接続されている。

R L C の 財 間 沼子 D は 方向を示している 可 記 方向 を示している 可 記 方向 を示している 可 記 方向 さ は R R の ー つを 受 は 可 る ように 以 成 さ れ 、 そ れ に お い て 、 直 列 信 子 は 以 下 に 以 明 す る よ う に 足 動 甚 登 F P D R 中 へ シ フ ト (古 ま た は 左) さ れ な け れ は な ら な い 。 そ の よ う な 信 号 に 応 じ て 、 そ の と さ R し C は 2 四 の 相 が は 写 R お よ び し を 出 カ し 、 そ れ ら の ほ 号 は そ れ で ス R B お よ び し B に 叫 珍 さ れ で シ フ ト 万 向 の FPD R の 性 の 目 質 を 相 告 す る 。 " 古 に シ フ ト

C. DATARC, DATALR#E#DATA RRが先行するFPDRからは子!1 に供給され たどさ、この賃貸はインターフェイス回貨 IC1 に直列接続を介して超子O1 に、その出力 ガチOUT1に改造)へ、前足は理回路LO 1~ 30へおよびその入力は子【N【を介してインター フェイス回路IC6 に伝送される。 箱子O1 から 賃付信号は次のFPDRへ転送される。左へのシ フトに対しては、直列仮和信号によつて阿ほな道 25 が取られるが、そのときFPORの入力はテは 01 であり、出力増子は11 であり、同様位分は 【C6の出力は子OUT1および【C1の入力法 子IN Iを通って伝送される。FPDRの他のイ ンターフェイス回路IC2 ~5 およびIC7 ~10 のそれぞれに対しては入力および出力は子【NI およびOUTIは短指されてそれぞれバスSB. FB. EBおよびCKBに汲まされる。 第5回を参照すると、方向質別回路が非常に示

に対応する付別された方内は日がは子口に供信さ

れたとき、および遺当な変別は根因号DATAL

されている。この回覧RLCはFPDRの点じ記 号の 鉤間損子 D に対応する入力増子 D および出力 境子Rおよびしを購入、入力増子Dに接続された 抵抗31 および出力量子しに接続されたインバー タINV1 を買えている。インバータINV1 の 入力にはまた2個のクランプダイオードD1およ びD2 が接続され、そのダイオードの直列接氏の 両冠に武護塔子VDD·(+12ボルト) および反地 は子3 Vにそれぞれ投換されている。さらに、近 抗R2 と出力均子Rもまたインパータ【NV1 の 入力に接続されている。 近広尺2 の他指はVDD にほびされている。入力は子口は定常的に接近項 子0 Vに投続されるか、或いは左翼が同僚されて いる。抵抗R1は、シニュな電圧、例えば群電気 が入力は子口に与えられたときクランプダイオー ドロ1 および、またはD2 を通って流れる可能性 のある環境を構成する。入力は子Dがアースされ ているとき、出力は子Rおよびしはそれぞれ為理 **望りおよび1にある。反対に入力は子りが同数の** とき、出力量子Rは電源VDDおよび抵抗R 2に よって急速回1に引上げられ、一方出力以子しは そのとき 0 である。出力は子Rにおける論理回1 は古へのシフトを示し、一方出力は子しにおける 論理値1は左へのシフトを示す。これらの頃はす でに前に説明したように対応する内がパスBBお よびしBを介して歴動装置FPDRの他の回路に 供給される。

第6回はクロック回路CKCを示し、それは四 じ記号の内部クロックに記号のクロックは3月の では、 カは子CKB ののでは、 カは子CKB ののでは、 カは子のでは、 ですれまから、 ののでは、 ですれまない。 からには、 からには、 からには、 ののでは、 ですれまない。 からには、 ののでは、 ののでい アゲートNOR1 の出のはインバータINV& 5 よびINV1 の互列接続を介して申1に、およびインバータINV10万至INV12の互列接続を介して申1に依接されている。

上記インターフェイス国話 I C 1~10の一つが

3 およびナンドゲート NANDI の位方の入力に 接続されている。 油子BP はまた別のナンドゲート NAND 2 の入力 および別のノアゲート NOR 4 の と の入力に 液 没 されている。 ナンドケート NAN は それでいる。 ナンドケート NOR 4 の と のと で で の人 か は で の が ート NAND 2 および NOR 4 の 出 が の は で れ で の が ート 電 仮 に ほ 校 され て い の は られ と の が ート 電 仮 に ほ 校 され て い の と う に と N M 2 の と う に と い か と て ス 電 値 は ほ 地 され て い る の は なれ に は か は テ い な の と い い と で れ に は か は テ い な こ に は 校 され て い る 。 に は 校 され て い る 。

もしも、データが属于BPから出力属于OUT 1 にシフトされなければならないならば、22 屋匠 1 が 1 Cの切即属于DAに供給され、22 屋匠Oが 切別属于DBに供給されなければならない。これ はインターフェイス回路 1 C 1~5 に対しては右 刃3回に10として示されている。それは四子1 1~5 または〇 1~5 に接続された役間パッド語 テもP、入力および出力はテ1N1およびOUT しおよび川田塩子DAおよびDBを汲えている。 料 XD 福子 D A および D B は内部バスRBおよびし **3を介して方向り辺回路RLCによつてりぬされ** る。国路ICはまた電視視テVDD(12ポルト) および没地箱子0 Vを背している。猫子BPはM OSトランジスタPM1 およびNM1 のソース・ ドレイン路およびドレイン・ソース路の五列波は の接続点に接続され、PMI のソース電道は電源 オテVDDに接続され、NMI のソース電極に扱 泣されている。これらのトランジスタPMI およ び NMI のゲート 冠垣 はそれ きれノアゲートNO R 3 の出力およびナンドゲートNAND1 の出力 にきれぞれインバーターNV13および「NV14を 介して投稿されている。NOR3の1入力は判別 右子DAに接続され、NAND1 の1入力に好河 箱子DBに接続されている。一方入力箱テ【N【 はインパータ I N V 15を介してノフゲートNOR

へのシフト(R — 1 . L — 0) に対応し、I C 5 ~10に対しては左へのシフト(R-0、L-1) に対応する。上の状態(DA-1、DB-0)に おいては論理値1が常にNOR 3の1入力に供給 され、一方論現籃0が常にNANOLの1入力に 供給される。これは、NOR3 およびNAND1 の出力がそれぞれりおよび1であり、それ故論理 短1がトランジスタPM 1のゲート電性に供給さ れ、論理虹0がトランジスタNMLのゲート電視 に供給されることを改装している。これらのトラ ンジスタPM1 およびNM1 はそのとき母者共に 風止され、入力は子 I NIは縄子BPから建筑で れる。さらに、上と同じ条件では子BPに切合さ れた異理缸1はNAND2 およびNOR4 の出力 に論理観 0 を生じ、それ故トランジスタPM2 が 改通し、トランジスタNM2が風止される。これ は出力はテOUT1に気使る圧VDDに対応する 論理如 1 を見生する。反対に、属于BPに供給さ れた路戸風のはNAND2 およびNOR4 の出力 に設理領1を尾生し、それ故トランジスタPM2

は別止され、トランクスタNMにはお話し、それは出力は子OUTIに与えられる為理知O、すなわちは即回位を発生する。阿はの動作は為理題Oおよび1が対例は子OA、OBにそれぞれ供給されたとさにも生じる。トランジスタPMとおよびNMとはそのとき両者共に知止され、それ放出力は子OUTIは親子BPからは両され、入力振寺INIに供給された為理題はは子BPに同一の類型を発生する。MOSトランジスタPM1、NMLおよびPM2、NM2によつてこのインターフェイス回路の電子BPまたは「NIに供給された入力は月は出力において再収形される。

さらに、大面板の接続パッドおよび接続切によって大きなキャパシタンスがは子BPとアース 0 Vとの間に生じる(召示せず)。このキャパシタンスはそれぞれMOSトランジスタPM1 および N M 1 の出力抵抗(召示せず)を通って充敗包される。このキャパシタンスの効果を待に 戸川 位において減少させるために、上記の出力抵抗は 及小にしなければならない。そのようにするために、

は地面され、そのは果これらのトランジスタのゲ ートキャバジタンスもまたは加する。上見と同じ 理由のために、これらのゲートに接続されたトラ ンジスクの出力抵抗(図示セイ)が減少されなけ ればならない。インバーク国おは発達ゲート(N ANDまたはNOR)よりちトランジスタが少な いから、インバータ回路で出力抵抗を小さくする ことはずつと容易である。それは、小さい出力だ 坑を有するインバーターNV13および1NV14が 論理ゲートNOR 35よびNAND 1の出力とM OSトランジスタPM1 およびNM1 のゲートと の間にそれぞれ配置される。インターフェイス国 路ICの反対気でもキャパシタンス(日示せず) が属子OUTIとアース質位すりとの際に生じる。 しかしながら、このキャパシタンスはは子BPに おけるものよりも小さい位を有する。それ数別〇 SトランジスタPM2 およびNM2 はMOSトラ ンジスタPMI およびNMI よりも小さく、トラ ンジスタPM2 およびNM2 のゲートキャパシタ

MOSトラングスクPMLおよびNMLの大きさ

ンス (図示せず) に結合された出力抵抗 (図示せず) はそれぞれ論理ゲートNAND2 およびNOR4 において最小であり、それ故インターフェイス回路 I Cのこの部分にはインバータは使用されない。

それぞれNMOSトランジスタおよびPMOSトランジスタ(そのゲート電優上に小さな円を付して示されている)により以及された透透ゲート?G 1~PG 7を強えており、それらのトランジスタのソースおよびドレイン電優は相互に接続され、そのゲート電優は以下沢明するように相ば対逆信号によつて対策される。

ロック信用や2かよびっ2により別のされた項名 ゲートPG5 を返ってインバーターNV16の入力 にほほされている。 正点ソートPGI の出力はま たそれぞれが質量学を3を介して直接およびイン パーターNV19を介してそれに供給された相切は 月により対策された1300グートPG Gを介してナ ンドゲートNAND3の1入力に投供されている。 通道ゲートPG6 の出力はまたインバータINV 20の入力に投読され、そのインパータ | NV20は インバータ IN V 2.i と 直列に投続されて通道ゲー トPG1 の出力に注し、通道ゲートPG1 の入力 はインパータ IN V 21の出力に投続され、それは 通過ゲートPG1のそれと相補型の訓費信号によ りは聞される。通済ゲートPG6の出力でもある NAND3の上記入力および切り接子FBは床他 的ノアゲートXNRの2隻の入力である。抹他的 ノアゲートXNRの出力は直接アンドゲートAN DIの1入力に接続されると共にインバータ【N V22を介して別のアンドゲートAND2 の1入力 に接続されている。アンドゲートAND1 、AN

D 2 の地方の入力は共にアンドゲートAND3 の出力を現成している出力はチーN3 に接続されている、アンドゲートAND3 の 2 個の入力はNAND3 の出力および 1 NV 19の出力であり、一万、NAND3 の第 2 の入力は切けは子SBにほほされている。出力はテーN1 はAND2 の出力はテによりは成され、出力はテーN2 はAND1 の出力はテによりは成されている。

30の境子AO、入力1C 6の入力填子INIおよ びィンターフェイス 国路 I C 6 自身を通って O 1 に伝送される。反対に、論理質0が例如増子LB に供給されたとき、すなわち左へシフトの動作の **場合においては、したがつて論型虹Oが刎聾騙子** RBに供給されているときには、逍遠ゲートPG 1 が見き、PG2 が対じる。論理装取し口の前足 直列はHは男に対する入力加子はそのときBIで あり、対応する出力与子はBOである。前記と同 ほに、起動芸具FPDRに対して講祖信号は、 IC6 およびICI を通って伝送されるが、入力 塩子は今度は01 であり、出力は子は1 1である。 1 C 6 および 1 C 1 においてこの信号はそれぞれ 出力は子のUTIおよび入力は子1Nlを透って 伝送される。切兄のように右へのシフト動作の質 合(RB-1. LB-0)には、通道ゲートPG 1 が同じ、PG2 が聞く。それ故入力度テBIに 供給された価報は月は似于BOに対してさらに論 収成四LD中へ伝送されることはできない。 反対 に入力担子AIに仄ねされたは担信月は算子AO

各出力は子IN1、IN2、IN3 におけるそれと同じ名称の出力は月IN1、IN2、IN3 の頃はは子AIまたはBIに供給された気相は月DATALC/R(古へのシフトまたは左へのシフト)および以下以明す

 る次の別別は月に低分する。: すなわち、は子E

 Bへ供給されるアエネーブル
 ENC/R(第1

 図)、は子SBへ供給される選択SEL/R(別

 1 図)、は子FBへ供給される周波数FRQC/R(別

THE RESERVE OF THE PROPERTY OF

非エネーブルENC/Rの立ち下がり場面においては、通過ゲートPG 5 は同さ、通過ゲートPG 7 は同じており、PG 6 の出力における昼後の問題の写はインバータINV 20および INV 21お

よび追随ゲートPG1 よりなる回路中にこれらのインパータの高い出力キャパンタンス(日示セチ)によってラッチされる。この場合には出力は月 IN3 は、様子SBにおける世界は月SELC/ Rおよび IN V 20 のよび IN V 21 中にラッチされ た頃はほ月が共に登録 図 1 であるときのみ 0 であ

選択は丹SELC/Rおよびは根は月の他のほに対しては月IN Iおよび IN 7は次のアーリアン質点によつて扱わされる。

IN 1-IN 3 (DATA. FRQC/R + DATA. FRQC/R) IN 2-IN 3 (DATA. FRQC/R)

ここで、DATAは知知は男DATALC/R またはOATARC/Rのいずれか一方である。 結論としては月IN 1およびIN 2はIN 3がO であるとき共にOである。その代わりにIN 3が 1であるとき、は男IN 1およびIN 2は上記は 男DATAおよびFREQC/Rおよび各種数に

のみ佐存する。

ENC/R、SELC/R、FREQC/RおよびDATAの関政における信号!N 1. IN 2 および!N 3の質は次の表に示されている。

Ecr	Scr	Data	I N 1	I N-2	I N 3
1	Х	X	0	0	0
0	1	1	0	0	0
0	0	0	For	For	1
0	0	1	For	Fcr	1
0	1	0	Fcr	For	1

ここで、Ecrは位号ENC/R、Scrは位号 SELC/R、Data はDATAの格号であり、 FcrおよびFcrはそれぞれFREQC/Rおよび FREQC/Rの格号であり、Xは住産する必要 のないことを示している。

が記載に示された頃の意味は第10回を参照した高種圧装置HVDの次の以明により明確になるであるう。この高電圧装置HVDは第4回に示された足動装置FPDRの30回の高電圧装置HVD1~30のいずれか一つを示している。それはそれ

それ論理装置しDの周じ名称の出力量子に接続さ れた入力増子【N1.【N2、【N3 および電流 塩子VDD、+V 1. - V 2. + V 3および接地 填子0 Vを有している。HVDはまた表示装置し CDのストライプ (行および別)の周じ名なのほ 子に接続された出力粒子OUTを有する。塩子+ ∨ 1. - ∨ 2. + ∨ 3に供給される電圧は、電子 OUTに接続されたストライプ(行および列)の 祖類および前述のようにそのストライプ 上で 行わ れるべき動作に依存して+ 150ボルト。- 150ボ ルトおよび+ 170ボルトまたは+30ボルト、-30 ボルトおよび+50ボルトである。HVDに後ぬさ れたストライプはその存貨回货LCDEによつて 第10箇中に示され、それはHVD以子OUTと 徒地0 Vの間の抵抗R3 および抵抗R4 とキャパ ションスC1 の並列技法の直列技法によつて以収 されている.

英雄圧装置HVDは3回の回はHV1 . HV2 . HV3 よりなり、その中HV 1とHV 2は周一である。それ故、HV1 およびHV3 についてのみ 以下以明する。

回路日VLは入力は子TLおよび別のは子TL。 T2. T3. T1 を引えている。この四円HVは 3.電圧PNPトラングスクPI を有し、そのペー ス環境は抵抗尺5 と尺6 の液胶点に接続され、そ れらの低抗はガチVDDと入力切子T!の間に接 从されている。トランジスクPI のエミックな扱 は立成VDDに接及され、そのコレクタ可恆は高 お圧NMOSトランジスタNMI のゲート電極に 接続されると共に抵抗R 7を介して超子TLに接 於されている。さらに、トランジスタNM3 のソ ース名匠は直接電気増子 - V2 に提続され、一方 そのドレイン電極は抵抗R8 を介して描字T2 に **は続されると共に第2の西瓜圧NMOS出力トラ** ンジスクNMIのゲート電優に接及されている。 このトランジスタNM 4のドレイン電優は直接場 テT 3 に接続され、一方そのソース電極は短子T* 4 に反反されている。回路HViに対して、入力 オテT1はHVDの入力はテーN1 に接続され、 第三下3 は可深は子+V1 に接続され、属子下↓

ース電優は描チーV2 に接続され、一方塩子T1 はクランプダイオードD3 を介してNM6 のドレ イン電極に接続されている。 粒子 + V1 はまた塩 気R11を介してトランジスタNM6 のドレイン電 低とダイオードD3 のカソードと 1 対の音電圧N MOSP出カトランジスタNM7 およびNM8 の ほ経点に接続され、それらのトランジスタNM7 およびNM8 のソース電極は互いに接続されてい る。出カトランジスタNM7 のドレイン間径はほ

子0 Vに接続され、出力トランジスタNM8のド

レイン電便は原子OUTに接続されている。

ご電圧は召HVDの作用について以下以明する。 前法のようにこの該名の目的は、 塩子OUTが接 ほされるストライプ(行ちよび列)の種類に応じ て、また所質の液度(取乱またはクリア)におい てCSC。CC、CNC、RSC、RNSCまた はSTROBEのようなは月をその出力は子OU Tに出力することである。 塩圧 + Vi および - V 2 は回路HVi およびHVz の出カトランシスタ NM4を介して菓子OUTに 供給され、一方接地 コHVDの出力はテOUTに度ほされている。一方回路HV?の入力はテTIはHVDの入力はテTIはHVDの入力はテTIれにとれてははまて4 はそれでれHVDの出力はテOUTのよびな及ばテーV?に接続されている。さらに、2回の回路HVュのはテT1 およびT?に接続されている。

程位0 Vは以下以明するように出力トランジスク 対NMI およびNM & を介してこの出力 塩子OU Tに供給されることができる。出力はテOUTに 供給されなければならない電源電圧の選択は入力 類子【N1~【N3 に供給された論理質を生じる。 もちろんこれらの常恵常圧型の過ぎ的な斑路は逐 けなければならない。例えば各回路HVVおよび HV2 の2目の出力トランジスタNM4 は決して 両方が迅速状態であつてはならない。そうでなけ れば選圧+V1と-V2が短格される。同じこと は出力トランジスタ対NMTおよびNM8 の上記 出力トランジスタNMI との組合わせに対しても さえることである。 そのような耳はを及けるため に回路HV1~HV3 は出力トランジスタNM↓: NMI およびNM8 をそれらが母近状態にされる より返く用止するように設計されている。このよ うにするために、富雪圧芸豆HVDの出カトラン ジスタNML:NMT およびNM& は高いゲート キャパシタンス(日示せず)を買し、それらを導 近状態にするためにそれらのゲートは恒が高い点

ーR&:RII(R&-RII-10メグオーム)を介してそれぞれ電型はチャマ3:+VIにほ状されている。さらには明ずれば、これらの各MOSトランジスクはは何するない姓氏を介して正常生の方向にそのないゲートキャバシクンスを充電することによつてゆつくりとおう状態にされる。反対に、これらの各トランジスクNM4:NM7 およびNM&の阻止はそれらのゲート電位がそのとき対域状態になるトランジスクNM1:NM6のドレイン・ソース日を介して電視電子・V2に接続している。

出力は前足のように知2回および羽3回に示されるようにCSC、CC、CNC、RSC、RNSCまたはSTROBEのような信号の1サイクルに対応する。

正足は圧VDD、すなわち + 12ボルトに対応する公理版 1 が入力はテーN 3 に供給されるから、

1 8 L U | N 2 6 0 7 3 5 .

全ての入力用テーNL~1NI における 疑定等 O は回取H V i およびH V 1 の出カトランジスク NMLを根正状感にし、出力トランジスクガNM 7 およびNM8で改造状態にし、それ政府地位位 0 Vがそのとき出力は子OUTにはほされる。— 方入力はテーN1 またはーN2の一方に供給され る益理取1は対応する出力トランジスタNM 1の 劫作を生じさせる。これらの状態においては入力。 類子 I N 3 に対記のようには連盟1でなければな らないから、出力トランジスタ丼NMI およびN M B は俎止され、それ故族均電圧が出力頑テOU Tから運断される。その結果、お記数厚している 出力トランジスタNM4が浸焼されている同じ名 株の電源指子からの電源は圧+ V1 または - V2 が出力量子のUTに供給される。各入力量子【N 1、【N2、【N3 における建設する管理型】。 0. 1 および 0. 1. 1 よりなるシナリオが五足 圧落窓HVDの出力は子OUTにそれぞれ運ぶし た+V!および-V2を出力する。この違疑した

されている。+ 150ボルトまでの正可圧または~ 150ポルトまでの負責圧のいずれかが国路HV1 およびHVス によつて出力用子のUTに供給され るから、これらの毎圧はまたトランジスクNM8 のドレイン環境にも取われる。それはこの環境が はテOUTに及以されているからである。出力ト ランジスタ対NM 1およびNM 8の代わりにトラ ンジスタNM 8だけについて考えると、例えばト ランジスタNM 8のソース電塩を接地域子0 Vと 短塔することによつて、このトランジスクNM & のドレイン電極における負電圧(例えば - 150ボ ルト) はそのときこのトランジスタNM 8のほう している卒生ダイオードを介して扱地されるであ ろう。このことから、トランジスタ対NM 7およ びNM 8は、身電圧がそれらを選止するためにこ のトランジスタ対NM 1およびNM 8のゲート電 位に供給されるとき、接地塩子0 Vから出力塩子 OUTを実質的に選訴するように进方点裁列にお 合されなければならない。

回路HV 2においては、トランジスタP 1は入

ていた意意は子VDDから達断される。トラング スタNM3 は耳いゲートキャパシタンスを有して いるから、そのキャバシタンスはこのトランジス タNM3 が用止されるまでは高低抗尺1 を通って 電圧 - V2 にゅっくりと放電される。その時、出 カトランジスタNMI のゲート 電弧は電波塩子ー V 2 から返断され、このトランジスタNM 4 の音 いゲートキャパシタンスはトランジスタP2 のエ ミッタ・コレクタ旨、ロテT2、および低抗R8 を通ってそれに供給された正電圧 + V 1 にゆっく りと充電される。少し板に回筒HV1のNMOS トランジスタNM4 は母遊状感になり、電理発圧 + V 1 をそのドレイン・ソース話を介して出力は テOUTに供給する。 _ _ + V3 は常に約20ボル ト目加されたた賃圧 + V1 に寄しく、そのためぬ 近している目はHVI のトランジスタNMIのゲ ート知底はおにそのソースなほにおける女氏+V 1 よりもほく、そのためトランジスタNM4 は異 退状態のままである。

B 型圧質質H V D の 到 3 の 状 型 に おいて、 すな

カロテ・N 2に気息されているはないのではある。 のはする。 では可性 V D D はしたがってのはあるではいるトランジスク P 1のエミック・はほじはっている。 いるトランジスタ N M 3 のソースはほはっている。 トランジスタ N M 3 のソースはほはってが近ったのエミック・コレクタはを通ってが近ったいるから、はテーマのようないののはいからのはほうのはいる。 スク P 2 のエミック・コレクタはを通ったが近点でいる。 スク P 2 のエミック・コレクタはを通ったのはないののようとはない。 から負 3 圧 ー V 2 が母 通 しているとフジス V R N M 3 のドレイン・ソース 2 を介して 3 に に ジンジス 8 N M 4 の の の か トランジス 9 N M 4 の の か 5 ンジス 7 の は 1 で 5 の 常 2 は 1 で 5 の 常 2 は 1 で 5 の 常 2 は 1 で 5 の 常 2 は 1 で 5 の 常 2 は 1 で 5 の 常 2 は 1 で 5 の 常 2 は 1 で 5 の 常 2 は 1 で 5 の 常 2 は 1 で 5 の 常 3 は 1 で 5 の 常 3 は 1 で 5 の 常 3 は 1 で 5 の 常 3 は 1 で 5 の 常 3 は 1 で 5 の 常 3 は 1 で 5 の 常 3 は 1 で 5 の 常 3 は 1 で 5 の 常 3 は 1 で 5 の 常 3 は 1 で 5 の 常 3 は 1 で 5 の 常 3 は 1 で 5 の 常 3 は 1 で 5 の 常 3 は 1 で 5 の 2 は 1 で 5 の 2 は 1 で 5 の 3 は 1

入力は子IN1 は監理を1、すなわち+12ボルトであるから、回路HV1 のトランジスタP1 は 阻止され、したがつて、回路HV1 のNMOSトランジズタNM3 のゲート電話は、打にトランジスタP1 のエミッタコレククはそ介して接続され

百包盆 H V 1 および H V 2 において、それらのは子T 1 ににおける 0 ボルトはトランジスク P 1 をお込させ、そのためトランジスク N M 3 のゲート 対域はトランジスク P 1 のエミック・コレクタ 数を介して正理圧 V D D にされる。その 18 集、ト

ランジスクNM1 は立ちに母 近し、そのドシイン ・ソースロを通って出力トランジスタはMLのグ - ト環境に負責任 - V? を出力する。それ以出力 トランジスクNM 4日立ちに日止は照になる。H Vi またはHV2 のいずれかのトランジスクNM 1. のドレイン・ソース誰を追って出力は子OUT と供給されていた方の電車電圧 + VI または - V 1 はそのときこの出力は子のUTからな話される。 まらに、毎圧 - V2 はまたトランジスタNM& の1 ドレイン・ソース語を語って出力 D MOSトラン ジスタ対NML、NMIのゲート管道に供給され も、この具電圧 (- V 2) はNMT . NM 8 を良 止し、これらのトランジスタに 関係し、逆方曲面 列に結合された前記支生ダイオードは出力原子の じてと接地加テと0 Vの間でいずれの方向にも電 兄が説れることを思止する。

このとき、出力は子のUTは何段は子+V1・- V2 およびほ地は子CVのいずれからも認道される。トランジスタNM5のゲートは近は但止されたトランジスタP2によつて様子+V3から違

が足のように対応するラインストライプ (列生だは行) に気なされた全ての信用: CSC. RSC. RNSC (ピークオピーク 300ポルト、50 コミ): CC. CNC. (ピークオピーク50ポルト、1、5 kHz) およびSTROBE (ピーク 前されているから、このゲートでねにおけるで圧 はトラングスタNM6 が祖止されるまではっくり とは少する。位于一V2 からはあされて海上され たトランジスタNMS のドレインなほにおける 🏗 注は延迟者 11を介して出力トラングスクリリン。 以回すのゲートキャパシタンスの元母によりいっ くりと+VLに関しくなる。この程度はプロッチ ングダイオードDI のためほデTI にはねされな い。そのとを出力様子OUTは接地粒子の Vに狼 既されている。事実、もしも正確日 - Vi が端子 OUTにデカ供給されていたならば、返者はトラ ンジスタNM! の動作している音生ダイオードと 立列の改造状態のトランジスタNM8 のドレイン ・ソース器を通って設地は子0 Vに足塔される。 支対に、ちしち食は圧~V2 がほ子OUTにテカ 鉄路されていたならば、 資金はトランジスタ N M a の音生ダイオードと直列のトランジスタNMI のドレイン・ソース 誰を違ってほりは子り Vに 班 Bされる.

前記記道は子からはテT1 を立式するため、ア

ガピーク 300ポルト、1 、5 kH l) は反訂五皿 FPDRの出力以子OUTによりそれに供給され る。出力坦子OUTにおける電圧+150 ボルト。 +30ポルトおよび - 150 ポルト、 - 30ポルトは5 動装置FPDRの各番電圧装置HVDのそれぞれ の電視塩子+V1 および-V૨ によつて 供給 され る。これらの電圧は益速変更しDの出力量テ!N 1~1 N 3 を介してそれに供給された同じ名称の 入力指テ【NL~【NIにおける信号の論 深垣【 NI ~ I N J のM お下に各HVDの出力 本子OU 丁に供給される。これらの食理国(N)~1N3 は、対方する非エネーアルは号<mark>ENC</mark>または EN Rが低レベルであるとき論理質なしD中のインパ - タIN20およびIN21によりラッチされた周世 立位月FREQC±たはFREQR、近识は月S **ELCまたはSELRおよび紅刃切扱は身DAT** ALC/RまたはDATARC/Rによりそれら 自身を異型される.

表示特定しじりの助作は次の表にまとめられている。

1125 mg 61 - 50105 (18)

Sr	Dι	S¢	D¢	ស្រ	股本位,8
0	0	0	1	ក <u>រា</u>	PSC
0	1	0	1	原取 &	PNSC
1	9	0	0	不透明	PNCL
i	0	0	1 .	3 M /	PCL
1	1	э	0	行用アドレス	CNC
1	ı	0	ı	行井アドレス	CC
0	х	0 .	.0	不改用	-
x	X	1	х	不适用	_

ここで、Dr はDATALRまたはDATAR RONfnかであり、Dc はDATALGまたはDATARCのいずれかであり、Sr はSELRであり、Sc はSELCである。X は注意する必要がないことを登録している。対処の表において非エネーアルは号 ENCおよび ENR は論理協りにあり、50H 2 および1、5 kH 2 の選当な問文取は身下REQC/Rがそれぞれ放乱およびクリアのために使用されるとする。さらに、適当な意味は足が異なに発力してある。さらに、適当な意味はよびよび+V1に供給されることは朝日である。

の追索における信号は対応する別における信仰信息 月DATACの関致におけるCNCまたはCCである。信号の別の可能な混合わせはこの実践的では、は使用されない。また、改生またはクリアのような付勢動作は、は低信号DATACとして別ストライブに供給された公司では、はでは、ないでは、自己にはいるときのみ行われる。

以上、この発明の原理を特定の複数と図述して 説明して素だが、この説明は単なら対示に過ぎないものであって、特許以来の更知に記載された発 明の技術的処理を確定するものではないことを明 確に理解すべきである。

4.回面の目型な場所

このもから、なな物でが、別ストライブにはほど 母DATACとして供給された環境が1カが関係する ELCおよびSELRの資本に対するが関係する して使用された質症性〇のは果生はされることが わかる。放出動作は定定な表示に対してよたは混 現された行だけに対して行われるから、反及され るべき行は切れば外DATARとして質疑性〇を 切ち、一方双生されるべきでない行は開発は利し ATARとして管理性1をもつ。対応する検索に おけるその商典生じる情報はそれぞれPSCちよ びPNSCである。


クリア動作に対しては、行政党等号SELRには、 常に論理は1であり、一方、列政党を号SELLには は0のままである。クリアは一時に1行行われ、 辺沢された行は論理型1の領域に号DATARを 有し、関係する列はそれぞれ経常のクリアです。P NCLまたはクリアPCLに対応して0または 1 のいずれかである。 既りの行、すなわちアドンス されなかつた行は領域は号として論理型1を受け る。前記のようにこれらの行(アドンスされない)


PDRの環境であり、第5回は第4回の登録中の方向制地回路RLCを示し、第6回は第4回の登録である。 設置中のクロック回路CKCのプロック回答を示し、 第7回はクロック回路CKCにより発生された。 号数形を示し、第8回は第4回の設置中のインターフェイス回路ICを示し、第9回は第4回の設置中の存置中の登録を表して、第1回回は第4回の登録中の音響を設置といる。第1回回は第4回の登録中の音響を設置といる。


LCD…食品表示核型、FPDR…应動装置、HVD…各電圧接置、RLC…方向制の回答、CKC…クロック回路、IC…インターフェイス回路、LD…論環接置。


出版人代理人 弁理士 饰红枕芽


回回のひで(内容に次更なし)


















BEST AVAILABLE COPY









-977

手統 補 刑 提 (元文) man 6,0.9 m 8 m

特許庁兵官 辛 贺 遠 鄭 翔

1. 事件の表示

特段8360-117630号

 発明の名称 スイッチング回路およびそれを 使用するマトリックス変産

3. 福正をする名

事件との以供 等件出越人

インターナショナル・スタンダード・
ニレクトリック・コーポレイション

4. 代 望 人

(E)所 東京は2000/1111日26前5号 京訂点ビル 〒105 - 東京 03 (502) 3 1 8 1 (大代名) €

压克 (58:7) 非压士 鈴 江 武

5. 領正会会の日付

昭和60年8月27日

6. 福正の対象

受任状なよびその収文、図面シーズ 7. 補正の内容 別点の通り / 次次。

7. 補正の内容 別点の通り (人) 図面の許事(内容に安更な(い))